Delay entre Clk et Rst à 45.000 cycles d'horloge
Mesures automatiques des min/max aux étapes RAZ, Carte ou lecteur

TermSim assume une erreur de parité avec une fenêtre d'erreur minimum
TermSim émet des erreurs de parité et répète le caractère avec un inter-start de 12.8 etus

TermSim envoie une requête PPS avec PPS1 = '96'
TermSim envoie le 1er bloc avec une erreur de parité, puis le second avec une erreur de parité + LRC

TermSim envoie le header 5etus après redémarrage horloge
TermSim envoie les données avec un délai de 12 etus - 1etu = 12.8 µs

Le setting carte permet une exécution automatique des tests en balayant Tension, Fréquences et PPS1
Schmoo-plot Frequence vs Vcc

Mesure ICC at ATR step